Minggu, 15 November 2020

Tugas Pendahuluan 1 Sisdig M2




1. Kondisi
[Kembali]
    Percobaan 1 kondisi 14

Buatlah Rangkaian JK flip-flop dan D flip flop seperti gambar pada percobaan 1 dengan ketentuan input B0 = 1, B1 = 1, B2 = 1, B3 = clock, B4 = 0, B5 = dont care, B6 = 0

2. Rangkaian Simulasi [Kembali]







3. Video [Kembali]





4. Prinsip Kerja [Kembali]

    Pada rangkaian diatas, terdapat 5 inputan yaitu J,K,CLK,R,S. Input J berasal dari B2= 1, input CLK berasal dari B3, input K berasal dari B4= 0, input R berasal dari B0 = 1 dan S dari B1 = 1. Prinsip kerja yang diterapkan pada rangkaian JK flip flop ini terlihat pada input R dan S yang dimana terdapat bulatan yang menandakan active low atau bisa disebut juga akan aktif pada saat tegangan rendah. Lalu, di saat kondisinya seperti itu, maka rangkaian akan melihat kondisi CLK saat fall time yang akan mempengaruhi nilai outputnya. Sehingga dapat dilihat bahwa output Q dan Q' adalah 0 dan 1.

Untuk rangkaian D flip flop, terdapat 4 buah inputan, yatu  D,CLK,R,dan S. D terhubung ke B5 = 0 , CLK ke B6 = 0, R= 1 dan S= 1. Seperti pada rangkaian JK flip flop, rangkaian D flip flop juga terapat bulatan di R dan S nya yang menandakan rangkaian itu adalah active low, sehingga akan aktif saat tegangan rendah.Nilai R dan S tidak aktif sehingga melihat perubahan nilai CLK saat rise time dan menghasilkan output Q dan Q' sebesar 0 dan 1

5. Link Download [Kembali]
  • File html download di sini
  • File rangkaian download di sini
  • Video percobaan download di sini
  • Datasheet spdt download di sini
  • Datasheet 7474 download di sini
  • Datasheet 74LS112 download di sini

0 comments:

Posting Komentar