Laporan Akhir 1 Modul 3

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Video

4. Analisa

5. Link Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

- Modul D'Lorenzo

- Jumper

- Software Rangkaian

3. Video [Kembali]

4. Analisa [Kembali]

1. Analisa output percobaan berdasarkan IC uang digunakan?

Jawab:

Pada rangkaian percobaan 1 ini, digunakan IC 74LS112 dengan output logicprobe. Saat rangkaian dijalankan, dihasilkan 16 hasil output dari 0000 (0) hingga 1111 (15) lalu kembali lagi ke 0.

2. Analisa sinyal output yang dikeluarkan JK flip-flop kedua dan ketiga?

Jawab:

Pada rangkaian, flip-flop kedua memiliki sumber langsung dari clock yang dimana output dari flip-flop kedua ini akan disalurkan kepada flip-flop ketiga. Untuk sinyal output yang dikeluarkan, di setiap flip-flop akan berubah kondisinya saat fall time yang menandakan sebagai waktu perubahan sinyal dari logika tinggi ke rendah.   

5. Link Download [Kembali]

- Download HTML klik disini

- Download rangkaian proteus klik disini

- Download video klik disini

- Download datasheet 74LS112 klik disini

- Download datasheet SPDT klik disini

- Download datasheet logic probe klik disini